

Proyecto de Verificación del SoC DarkRISCV

Avance 3: Cobertura

Integrantes:

- Ricardo Mena Cortés A93776
- Jesús Jiménez Ulate C04096
- Sebastián Herrera B93851
- Dennis Chavarría Soto B82097



Arquitectura de capas de UVM

Name	Type	Size	Value
uvm_test_top	test_basic	-	@334
env	darksocv_env	-	@356
scoreboard	my_scoreboard	-	@389
ref_model	riscv_ref_model	-	@418
txn_mon1	uvm_analysis_imp_mon1	-	@398
txn_mon2	uvm_analysis_imp_mon2	-	@408
uvcl_env	darksocv_uvcl_env	-	@371
agent_active	darksocv_agent_active	-	@429
drv	darksocv_driver	-	@446
rsp_port	uvm_analysis_port	-	@465
seq_item_port	uvm_seq_item_pull_port	-	@455
mon1	monitor_1	-	@475
monitor_1_analysis_port	uvm_analysis_port	-	@623
seqr	sequencer	-	@484
rsp_export	uvm_analysis_export	-	@493
seq_item_export	uvm_seq_item_pull_imp	-	@611
arbitration_queue	array	0	-
lock_queue	array	0	-
num_last_reqs	integral	32	'd1
num_last_rsps	integral	32	'd1
uvc2_env	darksocv_uvc2_env	-	@380
agent_passive	darksocv_agent_passive	-	@638
monitor2	uvc2_mon	-	@653
mon2_txn	uvm_analysis_port	-	@664






Foto Imagen: Schulz, S. Vortler, T. Barnasconi, "UVM goes Universal- Introducing UVM in SystemC" DVCON Europe 2015.

Ambiente de verificación



Ambiente de verificación



Metodología

Generación

De instrucciones

- Generación de secuencia de instrucciones específica
- Completar secuencia de RESET y permitir ejecución de instrucciones
- Verificar con Scoreboard-Checker resultados
- Verificar espacio de estados de instrucciones mediante puntos de cobertura
- Analizar resultados y reajustar

Metodología

Cobertura estructural

- Ejecutar test básico(incluye todos los tipos de instrucciones)
- Recolectar cobertura estructural
- Repetir con semillas diferentes

Alcances

del plan de verificación

- **Funcionalidad de instrucciones:** validación de funcionamiento de instrucciones.
- **Manejo de registros:** Actualización y uso adecuado de registros
- **Operaciones de memoria:** Verificación de regiones precisas de valores inmediatos y operaciones.
- **Transiciones de instrucciones:** Transición correcta entre instrucciones.
- **Señales de Control y Flush:** BE, FLUSH, JREQ y banderas de instrucciones.

Cobertura y Métricas

- Cobertura Estructural
 - **Cobertura de línea:** Se utilizan las herramientas Covered y DSIM para medir la cobertura de línea del DUV
 - **Cobertura de toggle:** Se medirá la cobertura de las señales críticas del procesador DARK RISC-V, incluyendo señales de control, datos, reloj y reinicio
 - **Cobertura de transición de estados(instrucciones):** Se medirá la cobertura de la transición de estados (instrucciones) del procesador DARK RISC-V por medio de la herramienta covered y DSIM.

DSim Coverage Report

1 test(s)

Path	Functional	Line/block	Toggle	Assertion	Expression
\$pkgs					
\$pkgs.uvm_pkg			[0.0%]		
top			[100.0%]		
top.intf			[45.8%]		
top.intf2			[24.4%]		
top.mem_rd_chan			[67.7%]		
top.int_dmp			[3.0%]		
top.soc0			[23.8%]		
top.soc0.darkpll0			[88.1%]		
top.soc0.uart0			[22.8%]		
top.soc0.core0			[86.6%]		
top.assertions0			[75.0%]	[100.0%]	

Sección de reporte generado mediante DSIM

Cobertura y Métricas

- Cobertura Funcional
 - **Cobertura de instrucciones:** Se utilizarán “cover points” y aserciones para medir la cobertura de las instrucciones (R, I, I-L, S, B, J, U) del procesador DARK RISC-V.
 - **Cobertura de memoria:** Se utilizarán “cover points” para medir la cobertura del uso de memoria y banco de registros del procesador DARK RISC-V. Esta evaluación es crucial, especialmente para las posiciones fronterizas e intermedias.

Functional coverage for \$unit.funct_coverage

covergroup cov_R[no per-instance data saved]

covergroup	70.89
cvr_instr	100.00
cvr_rs1	100.00
cvr_rs2	100.00
cvr_rd	100.00
cvr_x_ints_rs1	31.88
cvr_x_ints_rs2	32.50
cvr_x_ints_rd	31.88

Sección de reporte generado mediante DSIM.

Metas del proyecto


Garantizar correcta funcionalidad del procesador DARK RISC-V


Identificar y corregir errores de diseño

Mejorar la calidad y confiabilidad del sistema


Análisis de algoritmos


Algoritmo de generación de la secuencia con todos los tipos de instrucciones







Generación para prueba dirigida a instrucciones R







Algoritmo de generación para prueba dirigida a instrucciones I







Algoritmo de instrucciones L






Algoritmo de instrucciones U (LUI y AUIPC)








Algoritmo de instrucciones S



Algoritmo de instrucciones B




Algoritmo de instrucciones J




Cambio en la frecuencia de reloj (CLK)

Frecuencia por defecto



Frecuencia aleatoria



GENERAL INFORMATION

* Report generated from CDD file : /home/aqua/Desktop/cover_line/cov_branch1.cdd

* Reported by : Module

* Report generated from CDD file that was merged from the following files:

Filename	Leading Hierarchy
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*

LINE COVERAGE RESULTS

Module/Task/Function	Filename	Hit/ Miss/Total	Percent hit
\$root	NA	0/ 0/ 0	100%
top	top_hdl.v	1/ 0/ 1	100%
darksocv	darksocv.v	45/ 20/ 65	69%
darkriscv	darkriscv.v	69/ 0/ 69	100%
Accumulated		115/ 20/ 135	85%

GENERAL INFORMATION

* Report generated from CDD file : /home/aqua/Desktop/cover_line/cov_testbasic4.cdd

* Reported by : Module

LINE COVERAGE RESULTS

Module/Task/Function	Filename	Hit/ Miss/Total	Percent hit
\$root	NA	0/ 0/ 0	100%
top	top_hdl.v	1/ 0/ 1	100%
darksocv	darksocv.v	45/ 20/ 65	69%
darkriscv	darkriscv.v	69/ 0/ 69	100%
Accumulated		115/ 20/ 135	85%

GENERAL INFORMATION

* Report generated from CDD file : /home/aqua/Desktop/cover_line/cov_branch1.cdd

* Reported by : Module

* Report generated from CDD file that was merged from the following files:

Filename	Leading Hierarchy
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*
cov_testbasic5.cdd	*

LINE COVERAGE RESULTS

Module/Task/Function	Filename	Hit/	Miss/Total	Percent hit
\$root	NA	0/	0/ 0	100%
top	top_hdl.sv	1/	0/ 1	100%
darksocv	darksocv.v	45/	20/ 65	69%
darkriscv	darkriscv.v	69/	0/ 69	100%
Accumulated		115/	20/ 135	85%

Bugs encontrados

- Se encontró que las instrucciones SRA y SRAI, las cuales estaban realizando operaciones entre números sin signo y se estaba tomando como un número con signo.

Trabajo futuro

- Branches hacia atrás.
- Instrucciones de interrupción.
- No se ejercitan branches con source idénticos.
- No se usa registro fuente 0 en los branches.

Retos superados

- Aprendizaje e implementación puntos de cobertura y construcción de aserciones para la verificación
- Aprendizaje y uso de herramientas de análisis de cobertura estructural(Covered, DSIM)
- Entender la estructura de componentes UVM como el sequencer, sequence ítem y driver en relación a las especificaciones del proyecto.
- Analizar generación de reportes de cobertura funcional y estructural para alcanzar las metas del proyecto de verificación

Trabajo previo pendiente(avance 2)

- **(Realizado al 100%)** Implementar más tipos de instrucciones: Se realizó la implementación de todos los tipos de instrucciones y se realizaron generaciones de secuencias de instrucciones para cada una de ellas(R, I, I-L, S, B, U, J).
- **(Realizado al 100%)** Actualizar displays o artilugios de impresión por mensajes UVM según sea necesario: Se exportaron todos los mensajes a `uvm_info`, `uvm_warning`, `uvm_error` y `uvm_fatal` cuando se requería.